Problemă examen CN2

10.02.2017 08-11

Fie un procesor cu adrese pe 8 biți și o memorie cache de 24 octeți cu lungimea liniei de 4 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 10 ns și timpul de acces în cazul unui miss este T_{miss} = 100 ns. Politica de scriere în cache este write-through fără write-allocate. Cât timp va dura urmatoarea secvență de cod și ce date se vor afla în cache dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 3 căi și politica de înlocuire a liniilor este LRU
C. Adresele sunt mapate full asociativ și politica de înlocuire a liniilor este FIFO

```
 1: lds R19, 0x08
 2: lds R20, 0x02
 3: lds R21, 0x03
 4: lds R22, 0x05
 5: sts 0x07, R22
 6: lds R24, 0x09
 7: sts 0x04, R19
 8: sts 0x01, R20
 9: lds R21, 0x03
10: lds R22, 0x05
11: lds R23, 0x07
12: sts 0x09, R24
13: sts 0x02, R23
14: sts 0x04, R21
15: sts 0x00, R20
16: lds R19, 0x00
17: lds R25, 0x06
18: sts 0x06, R19
```

Rezolvare problemă examen CN2

10.02.2017 08-11

TODO: rezolvare

Problemă examen CN2

10.02.2017 11-14

Fie un procesor cu adrese pe 8 biți și o memorie cache de 10 octeți cu lungimea liniei de 2 octeți, datele fiind accesibile la nivel de octet. Timpul de acces în cazul unui hit este T_{hit} = 50 ns și timpul de acces în cazul unui miss este T_{miss} = 250 ns. Politica de scriere în cache este write-back cu write-allocate. Cât va dura următoarea secvență de cod, ce date se vor afla în cache și ce date se vor afla în RAM dacă:

A. Adresele sunt mapate direct
B. Adresele sunt mapate set asociativ cu 2 căi și politica de înlocuire a liniilor este FIFO

```
 1: lds R19, 0x0A
 2: sts R19, 0x0B
 3: lds R20, 0x04
 4: lds R21, 0x05
 5: sts 0x05, R19
 6: lds R19, 0x0A
 7: lds R20, 0x1A
 8: lds R21, 0x05
 9: sts 0x1B, R19
10: sts 0x40, R21
```

Se știu:

```
RAM[0x04] = 0
RAM[0x05] = 1
RAM[0x0A] = 2
RAM[0x0B] = 3
RAM[0x1A] = 4
RAM[0x1B] = 5
RAM[0x40] = 6
```

Rezolvare problemă examen CN2

10.02.2017 11-14

TODO: rezolvare